Cannon Lake: Sind Intels 10 nm-Chips der Konkurrenz deutlich überlegen?

[Redaktion]

Intels erster, im neuen 10 nm-Verfahren gefertigter Prozessor der Cannon-Lake-Familie, Core i3-8121U, wurde zerlegt und ausführlich analysiert. Die tiefen Einblicke in sein Innenleben lassen auf eine neue Generation extrem effizienter Chips hoffen. Welche Einzelheiten bisher ans Licht gekommen sind, wie sich die neue CPU von seinen Vorgängern unterscheidet und wie sich Intel damit zur Konkurrenz positioniert, wird im Folgenden erläutert.

https://www.notebookcheck.com/Cannon-Lake-Sind-Intels-10-nm-Chips-der-Konkurrenz-deutlich-ueberlegen.313004.0.html

[JKM]

Cannon Lake: Sind Intels 10 nm-Chips der Konkurrenz überlegen?

Nein,
weil hier komplett falsch betrachtet wird.

Die Dichte-Verbesserung steigt mit 2,7mal nicht (viel) mehr als in den letzten Generationen, was hier im Link zu lesen ist.

https://fuse.wikichip.org/news/525/iedm-2017-isscc-2018-intels-10nm-switching-to-cobalt-interconnects/

Im Vergleich zu den 10-nm-Prozessoren der Konkurrenz kann Intel somit ungefähr doppelt so viele logische Transistoren pro Quadratmillimeter vorweisen.

Das ist eine falsche Betrachtung.
Denn Samsung kommt gleichzeitig mit der mit 8/7nm-Fertigung, weshalb diese Fertigungsgrößen mtieinander verglichen werden müssen. Und dann muss man noch zeigen, ob dieser Rückstand kleiner oder größer geworden ist, als vor 2, 3, 4, 5, 6 Jahren.

Eine Dichte-Verdopplung von Transistoren sind bei Struktur-Verkleinerungen nicht unüblich, sondern die Regel.

Dass Intel an die Grenzen der Immersionslithographie stößt, zeigt sich nicht nur an der Verwendung von Kobalt und Ruthenium in der zweiten Stufe der Halbleiterfertigung (BEOL), sondern vor allem darin, dass die Chip-Ausbeute bei der Produktion (Manufacturing Yield) bisher recht niedrig ist.

Mit fede Struktur-Verkleinerung wird an die Grenze gestoßen, sodass die ganze Transistoren-Technologie bei jeder Größe überarbeitet werden müssen.

Siehe dem obigen Linke

    2nd generation Low-κ spacer
    3rd generation of fully depleted FinFET transistors
    5th generation High-κ metal gate
    7th generation strain silicon
    Self-Aligned Quad Patterning (SAQP) for the critical patterning layers (3 critical layers)
    4 workfunction metals on the base process
    Self-Aligned trench contact


Die Hereingabe von unterschiedlichen Stoffen ist jetzt nicht wirklich ungewöhnlich. Man denke nan HKMG statt Kupfer, SiGE oder was auch immer.

Die Yield hat viellicht was mit den Stoffen zu tun, oder vielleicht auch eben nicht. Denn Samsung; TSMC und Glofbalfoundries werden auch bald mit alter Technologie die neue 7nm-Fertigung hinbekommen, welches "nur" etwas größer als Intels 10nm-Fertigung sein wird.

In der Erforschung einer neunen Fertigung muss man schon wissen, ob man mit den neuen Stoffen umgehen kann. AMD hatte damals die Yieldprobleme bei Llano, weil ihre 32nm-SOI-Fertigung in der Erforschung im Labor nicht die GPU-Architektur berücksichtigte. In er Entwicklung in der Fabrik konnte dies nicht korrigiert werden, sodass dann dafür die 28nm-Fertigung entwickelt wurde. Diese hatte dann beim APU keine Probleme mehr während reine CPUs bis RyZen weiterhin mit 32nm gefertigt wurde. Eben, weil die 28nm-Fertigung die GPU-Architektur auf Kosten der hohen CPU-Takt-Kernen berücksichtigte.

Hier stellt sich die Frage, warum nicht auf EUV-Lithographie gesetzt wurde, wie es Samsung bei seiner 7-nm-Fertigung tun wird.

Intel hätte die EUV-Lithographie genauso bei ihrer 14nm-Fertigung verwenden könnten, wenn Intel ihre 14nm-Fertigung eh schon fast 5 Jahre nutzt. Denn es ist risokoärmer solche neuen Fertigungs-Verfahren bei schon entwickelter & erfahrener Fertigungsgröße umzusetzen.

Globalfoundries hatte damals de 10nm mit den Ziel übersprungen, sich auf 7nm zu konzentrieren und später bei 7nm auf die EUV umzusteigen. Dafür hat Globalfoundries auch die 7nm-Fertigung wohl noch nicht auf Maximum optimiert bzw. auf die Grenzen hinentwickelt, sodass sie nach der Einführung der EUV-Technologie noch in Sachen Effizienz & Performance zulegen können.

Die ans Licht gekommenen Details deuten also darauf hin, dass Intel nächstes Jahr sehr effiziente und platzsparende Prozessoren auf den Markt bringen wird, die allen 10 nm-Prozessoren und wahrscheinlich sogar vielen 7 nm-Prozessoren der Konkurrenz den Rang ablaufen könnten.
Welche ans Licht gekommenen Details?
Seitens der Strukturgrößen rückt die Konkurrenz Intel mehr auf die Pelle.
Intel hat früher von einem 4 Jahres-Vorsprung gesprochen. Bei der Technologie 3 Jahren, welche bei EUV wahrscheinlich zu einem Rückstand wird.

Auch wenn man die reine Fläche betrachtet, zeigen sich die Vorteile des neuen 10-nm-Verfahrens. So hat der Die lediglich eine Fläche von 70 Quadratmillimetern, während der Chipsatz mit einer Grundfläche von weniger als 48 Quadratmillimetern auskommt.

Der Fertigungsprung könnte eben bei AMD deutlich größer ausfallen.
Da gab es auch Gerüchte, wo die Die-Größe mit 7nm von 200 auf 80mm² reduziert werden könnte.

Nicht zu vergessen, dass die von Intel angegebenen 2,7x Dichtesteigerung eher theoretisch sind, so wie auch Früher die CPU bei einem Shrink mit 2-facher (= -50%) Transistor-Dichte "nur" eine 33% geringere Die-Größe schaffte.

Eine Die-Größen-Halbierung ist für den Kunden völlig uninteresant, weil Intel diese Kosten-Ersparnis sowieso nicht an den Kunden weitergibt. Für AMD ist so eine Die-Größen-Halbierung sehr wohl interessant, weil sie anders wie Intel keine x-beliebigen 7nm-Fabriken herumstehen haben und beliebig viele Dies produzieren kann.