Konkret sollen die Prozessoren bis zu acht leistungsstarke und vier stromsparende Prozessorkerne auf einem Chip kombinieren. Das erscheint recht wenig, wenn man davon ausgeht, dass zumindest ein Intel Alder Lake-Chip einem Leak zufolge insgesamt ganze 16 Kerne besitzen soll, genau wie der mutmaßliche Apple M2. Diese Architektur verspricht vor allem einen geringeren Stromverbrauch, da die leistungsstarken Rechenkerne deaktiviert werden können, während sie nicht benötigt werden.
Wie üblich gilt bei derart frühen Gerüchten, dass all diese Informationen mit einer gehörigen Prise Skepsis betrachtet werden sollten.
Den 2. Absatz hätte man lieber schon im Absatz-Davor zu Herzen nehmen sollen. Denn wir kennen das genaue Hybird-Konzept nicht. Erst recht, wenn man ein Konzept nur deshalb schlechter redet, wenn es nur weniger performance-schwache Kerne verfügt.
Vorallem wenn Apples Konzept
X-Fast-Kerne + 4-Slow-Kerne
M1 ..... 4-Fast-Kerne + 4-Slow-Kerne
M1x ... 8-Fast-Kerne + 4-Slow-Kerne
M2 ... 12-Fast-Kerne + 4-Slow-Kerne
genau jenes von AMD mit X/8-Fast-Kerne und 4-Slow-Kerne ist.
Der Zen5 könnte z.b auch ein 6-ALU-Architektur mit 4-fach-SMT sein, was gut möglich ist, weil die Zen-Architektur eine auf hochperformanter Architektur entwickelt wurde. Dazu hatte AMD die Zen-Architektur alternierend einmal Front-End (Integer) und das nächste Mal über die FPU (Flops) weiterentwickelt. Demzufolge wäre mit Zen5 eine Front-End-Verbesserung an der Reihe, wo AMD diesemal dieses für 6-ALUs auslegt und zur besseren Ausnutzung dann die SMT-Technik von 2-fach auf 4-fach-SMT vergrößert.
Bulldozer ... 4-ALU-CMT ... High-Effizienz
Zen1 ... 4-ALU-SMT-(2x) ... High-Performant mit Bulldozer-FPU(-Größe)
Zen2 ... 4-ALU-SMT-(2x) ... IPC-STeigerung über 2x FPU-Performance
Zen3 ... 4-ALU-SMT-(2x) ... IPC-Steigerung über Front-End-Verbesserung
Zen3 ... 4-ALU-SMT-(2x) ... IPC-Steigerung über FPU-Verdopplung (AVX-512)
Zen4 ... 6-ALU-SMT-(4x) .... IPC-Steigerung über Front-End-Verbesserung
Bei so einen Performance-Kern würden Little-Kerne durchaus Sinn Ergeben. Dies könnte der Zen2 sein, der mit doppelter Bulldozer-FPU-Performance vielleicht die erste durchentwickelte Zen-Architektur entspricht.
Zen3 (Fornt-End-Gen2) und Zen4 (FPU-Gen2 mit AVX-512) wäre somit die 2. Zen-Architektur die von Front-End bis FPU neu durchentwickelt wäre. Zen4 wäre die 3. Generation.
Mich würde es am wenigsten überraschen, wenn der Zen2 die Little-Kerne entspreichen. Denn der Zen1 ist Laut AMD die Weiterentwicklung des Bobcat/Jaugar/Bumas mit selber Energie-Effizienz ist, mit dem Unterschied, dass der Zen1 wesentlich höher Taktbar ist. Zen2 ist eben nur die Vollendung der Zen1-Architektur-Entwicklung.
Ein Zen2 ist in 7nm nur 3,6mm² (2,8mm²-CPU + 0,8mm²-L2) groß. In 5nm wohl nur 2-3mm² und in 3nm eben nur 1-2mm². Also, mit 4-Zen2-Kerne würde die Die-Größe nichtmal um 10mm² steigen.
Intel hingegen will mit Adler-Lake mit den zusätzlichen 8 Atom-Kerne die Multi-Thread-Performance insgesamt zu den Big-Kernen verdoppeln können, während die Single-Thread-Performance-Steigerung (+IPC und +Takt) nur mit +20% angibt.
Somit ist das 4-Little-Kern-Konzept von AMD und Apple ein ganz anderes Konzept, wo sie eben nur diverse Hintergrund-Programme und Low-Performance-Programme damit bedienen will.
Wobei der Van Gogh in dieses Konzept passen würde, weil dieser für viele seltsamerweise nur 4-Zen2-Kerne hat, was aus Zukünftiger Sicht 4-Little-Kerne bzw. beim künftigen Hybrid-Konzept das dazugehörige 0+4-Schema hätte.
Ideal dazu wären eigentlich die Zen3-Stromspartechnik, wo AMD jeden einzelen Kern unabhängigvoneinander je nach Last die Spannung und Takt einstellen/runterstellen kann. Wobei diese Technik schon seit Zen1 in der Zen-Architektur eingebaut war, und erst beim Zen3 ausgereift aktiviert wurde.
Das Hybrid-Konzept hätte zur Folge,
dass auch die Little-Kerne stetig weiterentwickelt werden, womit eine Zen2-Weiterentwicklung beim Van Gogh mit obenerwähnten Zen3-Energiespartechniken eine logische Folge wäre, weshalb Van Gogh so viel später als Cezanne am Markt kommt.
Zusammengefasst,
AMD kocht auch nur mit Wasser, die eben bei einem Hybrid-Konezpt den Little-Kern auch von irgendwo herentwickeln müssen, was eine Logische Weiterentwicklung von einer bestimmten Architektur-Generation ist, und diesen eben nicht aus der Luft herzaubern können. Nachdem AMD bei Grafikkarten auch schon auf 2 Architekturen setzt (RDNAx und CDNAx) wäre es auch nicht unlogisch, wenn AMD auch bei der Zen-Architektur in zwei Richtungen (Big-Performance-Kerne und High-Effizienz-Kerne) entwickelt. Immerhin gibt AMD per 1Q-2021 schon 600 Mio.$ Forschungs-&-Entwicklugns-Gelder pro Quartal aus, während dies 2019 noch 400 Mio. $ (seitdem +50%) und 2017 zur Zen-Einführung noch 300 Mio. $ (seitdem +100%) war, und davor 2017-&-älter bei der Zen1-Entwicklung sogar nur noch 250 Mio. $ (seitdem +150%) war.
Bei Intel weiß man auch nicht, wo die Reise mit Adler-Lake hingehen sollte, aber immerhin weiß man, dass bei Intel schon seit vielen Jahren vieles Schiefgeht und die 1. Hybrid-Generation auch schon in die Hose ging.
Bei Apple weiß man, dass sie vieles in den letzten Jahren richtig waren, und man Apple momentan auch als Maßstab für Richtiges Entwicklen sehen kann, u.a. weil sie ihr Hybrid-Konzept erfolgreich umsetzen konnten.
#Heinz Timmer
Übrigens bezog sich der Originalleak mit der 8/4 Architektur auf EIN Chiplet, nicht auf den Prozessor als ganzes. Macht aber auch aus dieser Perspektive wenig Sinn
Eigentlich nicht,
denn z.b. die Zen2-Architektur könnte nicht nur auf Low-Power, sondern auch auf Spezial-Funktionen weiterentwickelt werden. Also, der Zen4 wir auf 512-AVX & CO weiterentwickelt, während der Zen2 dann mit FPGA, oder was auch immer weiterentwickelt werden. Oder statt Zen2 eben ARM-Kerne oder gar RISC-V-Kerne oder was auch immer für Spezial-Entwicklungen. Denn es hätte keinen Sinn, einen Hilfsprozessor zu entwickeln, der schlussendlich nur das gleiche kann, aber nur etwas langsamer & effizienter.
Deutsch
English
Español
Français
Italiano
Nederlands
Polski
Português
Русский
Türkçe
Svenska
Chinese
Magyar