Mein Gedanke ist jener, dass natürlich mit einem kleineren Fertigungsverfahren insgesamt die Effizienz verbessert wird, aber die Hersteller nutzen meist auch die Möglichkeit noch mehr Cache zu verwenden und die Architektur wird für den neuen Prozess eher auf Performance getrimmt, die Effizienz Performance/Watt wird natürlich besser ...
Mit Zen2 (7x20), Zen3 (7x30), Zen3+ (7x35) , Zen4 (Phönix 7x40 oder Dragon Range 7x45) ist die Architektur jeils auch mit Cache und Effizienz und Fertigungs-Größe eindeutig verbunden. Grundsätzlich ist Effizienz natürlich wichtig, aber innerhalb von AMD macht dies keinen großen Unterschied, außer wenn man bei Fan-Lass oder bei Multi-Core a la 12-16-Kerne die Effizienz voll ausreizen will.
,, und auch im IDLE werden die normalerweise weniger benötigen usw. nur jetzt das...
Überhaupt nicht.
Cezanne (7x30) und Lucienne (theoretisch 7x20) hat die selben idle & Teil-Last Akku-Laufzeiten wie Rembrandt (7x35), deren Stromspartechniken auch in Mendocino (7x20) verbaut ist. Mendocino hat wie Rembrandt eine AV1-Unterstützung. Der Cezanne nicht. Wobei man bei der AMD-Video-Engine-Technik sagen muss, dass AMD gerade in diesen Quartalen a la Rembrandt und in der RDNA3-Generation (Phönix) im Bezug auf Video-Team/Zoom-Streaming oder Gaming-Stream-Encode/decode wieder sehr viel Kapazitäten & Qualität gemacht hat.
Wenn ich zum Beispiel jetzt einen Zen3+ oder Zen2 in einen 5nm-Prozess schmeiße, kann ich diese Teile für die selbe TDP höher Takten und diese wurden Effizienter.
Wozu, wenn die Zen-Architektur ähnlich effizient ist. Zen2 ist ein hacuh effizienter als Zen3. Bei Zen4 vs Zen3 kann man das schwer einschätzen. Aber bei der massiv höheren IPC bzw. Single-Thread-Performance macht ein Zen2 oder Zen3 kaum Sinn in 5nm.
Ein großer 4mb-L3-Cache oder kleiner 1mb-L3-Cache (ZenXC???) macht in erster Linie den Unterschied im Ausschuss und Verfügbarkeit, ob z.b ein 5nm-Phönix mit 150mm² oder gar nur mit 120mm²-Die-Größe daherkommt. Nachdem AMD mit Dragon Range einene eigene Gaming-&-Workstation-CPU rausbringt, wo IPC und somit Big-L3-Cache zählt, stellt sich die Frage, ob der 5nm-Phönix einersicht nicht doch wie Nvidias 4090-Serie in 4nm gefertigt wird, was so -15-20% Die-Größe ausmacht. Andererseits auch mit Zen4C-Kerne mit nur 1mb-(statt-4mb-)L3-Cache, weil der 5nm-Phönix sowieso nicht die selbe Single-Thread-Performance eines Dragon Range schaffen muss.
Mal sehen,
vielleicht ist ein Phönix doch ein 5nm-Zen4 mit 4mb-L3-Cache übernommen vom 7000X-Serie.
Hingegen wird gerade der 4nm-Bergamo mit 4nm-Zen4C mit ?mb-L3-Cache entwickelt, woraus vielleicht der Phönix-Nachfolger und Mendocion-Nachfolger (4-Kern) übernommen bzw. abgeleitet wird.
AMD hat keine Zeit zusätzlich Zen2 und Zen3 in 5nm oder 4nm zu tranformieren.
Ich denke, mit dem ZenxC stimmt AMD jetzt die Cache-Ausstattung für Notebooks & Server (DataCenter) ab, um sich diverse CCX-Entwicklungen einzusparen.
Und was will man mehr.
AMD bringt bei 15-25% Notebook-Marktanteil mit Mencocino, Phönix und Dragon-Range drei Notebook-Plattformen, sowie ein übersichtliches Namensschema, während Intel 3 Namenschemen hat.
Wenn AMD nächstes Jahr mit einem 5nm-Phönix-Refresh (8x40) und 5nm-Phönix-Nachfolger (8x40) und 5nm-Dragon-Range-Nachfolger (8x45) und Mendocino-Nachfolger (8x40) daherkommt, dann regen sich vielleicht die Leute auf, dass dann zuviel Zen4 am Markt kommt, und das Namenschema unübersichtlich macht.